xc7k325t矿机方案

Ⅰ 如何将PetaLinux移植到Xilinx FPGA上

第一步，我们下载了PetaLinux软件包12.12版以及用于Kintex-7目标板的电路板支持包(BSP)。然后运行了PetaLinux SDK安装程序，并在控制台上使用下列命令把SDK安装到了/opt/Petalinux-v12.12-final目录下：
@ cd /opt
@ cd /opt/PetaLinux -v12.12-final-full.tar.gz
@ tar zxf PetaLinux-v12.12-final-full.tar.gz
随后，我们把从赛灵思网站获得的PetaLinux SDK许可证复制并拷贝到.xilinx和.Petalogix文件夹中。接下来，我们使用下列命令获取适当设置，设置了SDK的工作环境：
@ cd /opt/PetaLinux-v12.12-final
@ source settings.sh
为验证工作环境是否设置正确，我们使用了以下命令：
@ echo $PETALINUX
如果环境设置正确，将显示PetaLinux的安装路径。在本案例中，PetaLinux的安装路径是 /opt/PetaLinux-v12.12-final。

Ⅱ 如何解决high fanout问题

Fanout，即扇出，指模块直接调用的下级模块的个数，如果这个数值过大的话，在FPGA直接表现为net delay较大，不利于时序收敛。因此，在写代码时应尽量避免高扇出的情况。但是，在某些特殊情况下，受到整体结构设计的需要或者无法修改代码的限制，则需要通过其它优化手段解决高扇出带来的问题。以下就介绍三个这样的方法：

首先来看下面这个实例，如图1所示为转置型FIR滤波器中的关键路径时序报告，在DSP in FPGA的FIR专题中有介绍转置型结构FIR滤波器输入数据的扇出较大，在图1中所示为11，因此net delay高达1.231ns。如图2所示，输入数据驱动了11个DSP48E1。

3. BUFG

通常BUFG是用于全局时钟的资源，可以解决信号因为高扇出产生的问题。但是其一般用于时钟或者复位之类扇出超级大的信号，此类信号涉及的逻辑遍布整个芯片，而BUFG可以从全局的角度优化布线。而且一块FPGA芯片中BUFG资源也有限，在7k325tffg900上也仅有32个，如果用于普通信号的高扇出优化也不大现实。因此，在时钟上使用BUFG是必须的，但是如果设计中遇到某些复位信号因高扇出产生的时序问题时，可以在此信号上使用BUFG来优化。

综上，在遇到信号高扇出时，对于普通信号可采用寄存器复制或者设置max_fanout属性优化；而对于复位信号，可加入BUFG优化。

转载仅供参考，版权属于原作者。祝你愉快，满意请采纳哦

Ⅲ 数码之家注册邀请码

提交原创文章获得注册邀请码
申请流程：
1、只适用于还未加入数码之家网站的朋友
2、将你的原创文章发送到邮箱：[email protected]
3、邮件标题统一为：原创文章申请数码之家邀请码
4、正常工作时间 1个小时内可以收到邀请码
5、注册成功后请在第一时间把你申请时的原创文章发表在站内相应版块

相关事项：
1、原创文章可以是 拆机、DIY、数码维修、IT产品使用经验和教程、自己编写的软件等等；
2、文章不少于200字、图片不少于2张（分辨率宽最好在700～1000）。
3、可以用WORD格式 或 文本+图片的格式。通过邮件附件发送
4、请不要直接向我们索要邀请码，也不要将转载的内容发过来，以免你的邮箱被我们拉入黑名单！
5、已经注册的会员请勿重复注册，发现将删除马甲的ID。
你还可以去淘宝购买，0.5元1个