LTC2947邏輯介面電路設計
Ⅰ 數字電壓表設計論文
基於PC的數字電壓表設計
本文運用AT89S51和AD678進行A/D轉換,根據數據採集的工作原理,設計實現數字電壓表,最後完成單片機與PC的數據通信,傳送所測量的電壓值
數字電壓表的設計和開發,已經有多種類型和款式。傳統的數字電壓表各有特點,它們適合在現場做手工測量,要完成遠程測量並要對測量數據做進一步分析處理,傳統數字電壓表是無法完成的。然而基於PC通信的數字電壓表,既可以完成測量數據的傳遞,又可藉助PC,做測量數據的處理。所以這種類型的數字電壓表無論在功能和實際應用上,都具有傳統數字電壓表無法比擬的特點,這使得它的開發和應用具有良好的前景。
新型數字電壓表的整機設計
該新型數字電壓表測量電壓類型是直流,測量范圍是-5～+5V。整機電路包括:數據採集電路的單片機最小化設計、單片機與PC介面電路、單片機時鍾電路、復位電路等。下位機採用AT89S51晶元,A/D轉換採用AD678晶元。通過RS232串列口與PC進行通信,傳送所測量的直流電壓數據。整機系統電路如圖1所示。
數據採集電路的原理
在單片機數據採集電路的設計中,做到了電路設計的最小化,即沒用任何附加邏輯器件做介面電路,實現了單片機對AD678轉換晶元的操作。
AD678是一種高檔的、多功能的12位ADC,由於其內部自帶有采樣保持器、高精度參考電源、內部時鍾和三態緩沖數據輸出等部件,所以只需要很少的外部元件就可以構成完整的數據採集系統,而且一次A/D轉換僅需要5ms。
在電路應用中,AD678採用同步工作方式,12位數字量輸出採用8位操作模式,即12位轉換數字量採用兩次讀取的方式,先讀取其高8位,再讀取其低4位。根據時序關系,在晶元選擇/CS=0時,轉換端/SC由高到低變化一次,即可啟動A/D轉換一次。再查詢轉換結束端/EOC,看轉換是否已經結束,若結束則使輸出使能/OE變低,輸出有效。12位數字量的讀取則要控制高位元組有效端/HBE,先讀取高位元組,再讀取低位元組。整個A/D操作大致如此,在實際開發應用中調整。
由於電路中採用AD678的雙極性輸入方式,輸入電壓范圍是-5～+5V,根據公式Vx10(V)/4096*Dx,即可計算出所測電壓Vx值的大小。式中Dx為被測直流電壓轉換後的12位數字量值。
RS232介面電路的設計
AT89S51與PC的介面電路採用晶元Max232。Max232是德州儀器公司(TI)推出的一款兼容RS232標準的晶元。該器件包含2個驅動器、2個接收器和1個電壓發生器電路提供TIA/EIA-232-F電平。Max232晶元起電平轉換的功能,使單片機的TTL電平與PC的RS232電平達到匹配。
串口通信的RS232介面採用9針串口DB9,串口傳輸數據只要有接收數據針腳和發送針腳就能實現:同一個串口的接收腳和發送腳直接用線相連,兩個串口相連或一個串口和多個串口相連。在實驗中,用定時器T1作波特率發生器,其計數初值X按以下公式計算:
串列通信波特率設置為1200b/s,而SMOD=1,fosc=6MHz,計算得到計數初值X=0f3H。在編程中將其裝入TL1和THl中即可。
為了便於觀察,當每次測量電壓採集數據時,單片機有埠輸出時,用發光二極體LED指示。
軟體編程
軟體程序主要包括:下位機數據採集程序、上位機可視化界面程序、單片機與PC串口通信程序。單片機採用C51語言編程,上位機的操作顯示界面採用VC++6.0進行可視化編程。在串口通信調試過程中,藉助「串口調試助手」工具,有效利用這個工具為整個系統提高效率。
單片機編程
下位機單片機的數據採集通信主程序流程如圖2所示、中斷子程序如圖3所示、採集子程序如圖4所示。單片機的編程模擬調試藉助WAVE2000模擬器,本系統有集成的ISP模擬調試環境。
在採集程序中,單片機的編程操作要完全符合AD678的時序規范要求,在實際開發中,要不斷加以調試。最後將下位機調試成功而生成的.bin文件固化到AT89S51的Flash單元中。
人機界面編程
打開VC++6.0,建立一個基於對話框的MFC應用程序,串口通信採用MSComm控制項來實現。其他操作此處不贅述,編程實現一個良好的人機界面。數字直流電壓表的操作界面如圖5所示。運行VC++6.0編程實現的Windows程序,整個樣機功能得以實現。
功能結果
根據上面所述工作原理及實施方案,在實踐中很好地實現了整個樣機的功能,各項指標達到了預先的設計要求。電路工作穩定,每次測量均伴有LED發光指示,可視化界面顯示也正常。
AD678轉換精度是12位,它的解析度為1/4096。這為整機系統的高精度提供了保障。為了提高測量精度,運用了AD678自帶的校準電路,這樣使其A/D轉換精度更高。在實際測量中,整機測量精度達到了0.8%。
Ⅱ 介面電路的工作過程怎麼實現
介面電路有以下一些功能作用：
（1）設置數據的寄存、緩沖邏輯，以適應CPU與外設之間的速度差異，介面通常由一些寄存器或RAM晶元組成，如果晶元足夠大還可以實現批量數據的傳輸；
（2）能夠進行信息格式的轉換，例如串列和並行的轉換；
（3）能夠協調CPU和外設兩者在信息的類型和電平的差異，如電平轉換驅動器、數／模或模／數轉換器等；
（4）協調時序差異；
（5）地址解碼和設備選擇功能；
（6）設置中斷和DMA控制邏輯，以保證在中斷和DMA允許的情況下產生中斷和DMA請求信號，並在接受到中斷和DMA應答之後完成中斷處理和DMA傳輸。
I/O介面是電子電路，通常是IC晶元或介面板,其內有若干專用寄存器和相應的控制邏輯電路構成.它是CPU和I/O設備之間交換信息的媒介和橋梁.CPU與外部設備、存儲器的連接和數據交換都需要通過介面設備來實現，前者被稱為I/O介面，而後者則被稱為存儲器介面。存儲器通常在CPU的同步控制下工作，介面電路比較簡單；而I/O設備品種繁多，其相應的介面電路也各不相同，因此，習慣上說到介面只是指I/O介面。I/O介面的硬體主要有：
（1）I/O介面晶元
這些晶元大都是集成電路，通過CPU輸入不同的命令和參數，並控制相關的I/O電路和簡單的外設作相應的操作，常見的介面晶元如定時／計數器、中斷控制器、DMA控制器、並行介面等。
（2）I/O介面控制卡
有若干個集成電路按一定的邏輯組成為一個部件，或者直接與CPU同在主板上，或是一個插件插在系統匯流排插槽上。
Ⅲ 數字電路設計中，不同邏輯電平介面設計需要考慮哪些因素
首先應該考慮不同邏輯電平之間是否需要隔離，是否共地。
其次在設計時要詳細參閱各個邏輯晶元的資料，以確定相連接的晶元間邏輯電平輸出與輸入的電壓值是否可以兼容，最好不要恰好在臨界值，會導致系統不穩定。
各晶元的輸出埠電流驅動能力，是否可以滿足需要？
Ⅳ 數字電路與邏輯設計應該怎麼學求好的學習方法。。。。
數字邏輯是計算機科學與技術專業的一門基礎專業必修課。學習此課的目的是掌握對數字邏輯電路的分析和設計方法。其中包括用門和觸發器的邏輯分析及設計方法，中大規模集成電路的原理、使用方法和可編程邏輯器件的邏輯設計方法。它的先修課程有「電路與電子技術」及「程序設計語言」等；它的後續課程有「計算機組成原理」、「計算機系統結構」、「微機介面技術」等。
數字邏輯課程的基本內容：
數制和編碼
邏輯代數基礎
組合邏輯電路的分析與設計
同步時序邏輯電路分析
非同步時序邏輯電路的分析與設計
可編程邏輯器件PLD
數字系統設計
Ⅳ 邏輯板的介面電路的數據線含義
目前主流的邏輯板有視顯光電的介面一般是LVDS
LVDS介面液晶屏定義
20PIN單6定義：
1：電源2：電源3：地 4：地 5：R0- 6：R0+ 7：地 8：R1- 9：R1+ 10：地 11：R2- 12：R2+ 13：地 14：CLK- 15：CLK+ 16空 17空 18空 19 空 20空
每組信號線之間電阻為（數字表120歐左右）
20PIN雙6定義：
1：電源2：電源3：地 4：地 5：R0- 6：R0+ 7：R1- 8：R1+ 9：R2- 10：R2+ 11：CLK- 12：CLK+ 13：RO1- 14：RO1+ 15：RO2- 16：RO2+ 17：RO3- 18：RO3+
19：CLK1- 20：CLK1+
每組信號線之間電阻為（數字表120歐左右）
20PIN單8定義：
1：電源2：電源3：地 4：地 5：R0- 6：R0+ 7：地 8：R1- 9：R1+ 10：地 11：R2- 12：R2+ 13：地 14：CLK- 15：CLK+ 16：R3- 17：R3+
每組信號線之間電阻為（數字表120歐左右）
30PIN單6定義：
1： 空2：電源3：電源 4：空 5：空 6：空 7：空 8：R0- 9：R0+ 10：地 11：R1- 12：R1+ 13：地 14：R2- 15：R2+ 16：地 17：CLK- 18：CLK+ 19：地 20：空- 21：空 22：空 23：空 24：空 25：空 26：空 27：空 28空 29空 30空
每組信號線之間電阻為（數字表120歐左右）
30PIN單8定義：
1： 空2：電源3：電源 4：空 5：空 6：空 7：空 8：R0- 9：R0+ 10：地 11：R1- 12：R1+ 13：地 14：R2- 15：R2+ 16：地 17：CLK- 18：CLK+ 19：地 20：R3- 21：R3+ 22：地 23：空 24：空 25：空 26：空 27：空 28空 29空 30空
每組信號線之間電阻為（數字表120歐左右）
30PIN雙6定義：1： 電源2：電源3：地 4：地 5：R0- 6：R0+ 7：地 8：R1- 9：R1+ 10：地 11：R2- 12：R2+ 13：地 14：CLK- 15：CLK+ 16：地 17：RS0- 18：RS0+ 19：地 20：RS1- 21：RS1+ 22：地 23：RS2- 24：RS2+ 25：地 26：CLK2- 27：CLK2+
每組信號線之間電阻為（數字表120歐左右）
30PIN雙8定義：
1： 電源2：電源3：電源 4：空 5：空 6：空 7：地 8：R0- 9：R0+ 10：R1- 11：R1+ 12：R2- 13：R2+ 14：地 15：CLK- 16：CLK+ 17：地 18：R3- 19：R3+ 20：RB0-21：RB0+ 22：RB1- 23：RB1+ 24：地 25：RB2- 26：RB2+ 27：CLK2- 28：CLK2+ 29：RB3- 30：RB3+
每組信號線之間電阻為（數字表120歐左右）
一般14PIN、20PIN、30PIN為LVDS介面。
LVDS介面又稱RS-644匯流排介面，是20世紀90年代才出現 的一種數據傳輸和介面技術。LVDS即低電壓差分信號，這種技術的核心是採用極低的電壓擺幅高速差動傳輸數據，可以實現點對點或一點對多點的連接，具有低 功耗、低誤碼率、低串擾和低輻射等特點，其傳輸介質可以是銅質的PCB連線，也可以是平衡電纜。LVDS在對信號完整性、低抖動及共模特性要求較高的系統 中得到了越來越廣泛的應用。目前，流行的LVDS技術規范有兩個標准：一個是TIA/EIA（電訊工業聯盟/電子工業聯盟）的ANSI/TIA /EIA－644標准，另一個是IEEE 1596.3標准。lvds介面標准
lvds介面標准:
LVDS介面是LCD Panel通用的介面標准，以8-bit Panel為例，包括5組傳輸線，其中4組是數據線，代表Tx0+/Tx0-... Tx3+/Tx3-。還有一組是時鍾信號，代表TxC+/TxC-。相應的在Panel一端有5組接收線。如果是6-bit Panel則只有3組數據線和一組時鍾線。
LVDS介面又稱RS-644匯流排介面，是20世紀90年代才出現的一種數據傳輸和介面技術。LVDS即低電壓差分信號，這種技術的核心是採用極低 的電壓擺幅高速差動傳輸數據，可以實現點對點或一點對多點的連接，具有低功耗、低誤碼率、低串擾和低輻射等特點，其傳輸介質可以是銅質的PCB連線，也可 以是平衡電纜。LVDS在對信號完整性、低抖動及共模特性要求較高的系統中得到了越來越廣泛的應用。目前，流行的LVDS技術規范有兩個標准：一個是 TIA/EIA（電訊工業聯盟/電子工業聯盟）的ANSI/TIA/EIA－644標准，另一個是IEEE 1596.3標准。
1995年11月，以美國國家半導體公司為主推出了ANSI/TIA/EIA－644標准。1996年3月，IEEE公布了IEEE 1596.3標准。這兩個標准注重於對LVDS介面的電特性、互連與線路端接等方面的規范，對於生產工藝、傳輸介質和供電電壓等則沒有明確。LVDS可采 用CMOS、GaAs或其他技術實現，其供電電壓可以從+5V到+3.3V，甚至更低；其傳輸介質可以是PCB連線，也可以是特製的電纜。標准推薦的最高 數據傳輸速率是655Mbps，而理論上，在一個無衰耗的傳輸線上，LVDS的最高傳輸速率可達1.923Gbps。
Ⅵ 跪求微型計算機技術及應用（介面）課程設計
1、設置數據段，以及埠地址分配
datasegment
pbdb?
portaequ218h
portbequ219h
portcequ21Ah
ptconequ21Bh
messdb'ENTERANYKEYCANEXITTODOS!',0dh,0ah,'$'
dataends
2、設置堆棧段和代碼段
stacksegmentstack
stadw50p(?)
topequlengthsta
stackends
codesegment
assumecs:code,ds:data,es:data,ss:stack
3、主程序
start:movax,data
movds,ax
moves,ax
movah,09h；顯示
movdx,offsetmess
int21h
movdx,ptcon；輸入控制字
moval,80h；工作在方式0
outdx,al；A、B、C口都為輸出
初始化設置
movdx,portb；控制4個黃燈滅
moval,0f0h
outdx,al
movdx,portc；控制4個綠燈滅
moval,0f0h；4個紅燈亮
outdx,al
calldelay5；延時
movpb,10100101b；控制交通燈燈正常運行的控制字
lll:moval,pb
movdx,portc；控制紅綠燈
outdx,al
calldelay10
oral,0f0h；紅燈亮滅不變
outdx,al；綠燈全滅
movcx,0004h；黃燈閃爍次數
ttt:movah,06h
movdl,0ffh
int21h
jnzppp；判斷是否有鍵按下
movdx,portb；綠燈亮的相應位置黃燈亮
moval,pb
outdx,al
calldelay5
oral,0f0h；綠燈滅，紅燈亮滅不變
outdx,al
calldelay5
loopttt；黃燈閃爍4次
notpb；pb取反，紅綠燈亮滅互換
movah,06h
movdl,0ffh
int21h
jnzppp；判斷是否有鍵按下
jmplll；繼續控制紅綠燈
ppp:movax,4c00h；退出，回到DOS
int21h
4、延時程序
delay1procnear；延時子程序
pushcx
movcx,0ffffh
ccc:loopccc
popcx
ret
delay1endp
delay5procnear；延時程序
pushax
pushcx
movcx,0060h
uuu:calldelay1；調用延時子程序
loopuuu
popcx
popax
ret
delay5endp返回
Ⅶ 邏輯介面的路由器邏輯介面概述
Dialer介面即撥號介面。華為系列路由器產品上支持撥號介面有:同步串口、非同步串口（含AUX口）、ISDN BRI介面和ISDN PRI、AnalogModem接
口。Dialer口下建立撥號規則,物理口引用一個（輪詢DCC,最常用）或多個（共享DCC,極少使用）Dialer口的規則，配置方便，維護簡單. MFR（Multilink Frame Relay）介面是多鏈路幀中繼介面，多個物理介面可以同一個MFR介面捆綁起來,從而形成一個擁有大帶寬的MFR介面.當
將幀中繼物理介面捆綁進MFR介面之後,其上配置的網路層參數和幀中繼鏈路層參數將不再起作用.在MFR介面上可以配置IP地址等網路層參數和
DLCI等幀中繼參數,捆綁在MFR介面內的物理介面都將使用此MFR介面的參數. TCP/IP協議規定,127.0.0.0網段的地址屬於環回地址。包含這類地址的介面屬於環回介面。在華為系列路由器上，定義了介面LoopBack為環回介面，可以用來接收所有發送給本機的數據包。這類介面上的地址是不可以配置的並且也不通過路由協議對外發布的。
有些應用（比如配置SNA的Localpeer）需要在不影響物理介面配置的情況下，配置一個帶有指定IP地址的本地介面,並且出於節約IP地址的需要
, 需要配置32位掩碼的IP地址,並且需要將這個介面上的地址通過路由協議發布出去。Loopback介面就是為了滿足這種需要而設計的.
主要用途如下：
1,做管理IP地址
2,做OSPF協議的router id
3,SNA,啞終端中用來捆綁源地址
4,BGP中作為建立TCP鄰居的源地址
5,測試 華為系列路由器支持NULL介面,它永遠處於up狀態，但不能轉發數據包，也不能配置IP地址或配置其它鏈路層協議.
Null介面是一種純軟體性質的邏輯介面，任何送到該介面的網路數據報文都會被丟棄。
主要用途如下：
1，用來取悅BGP
2,配置黑洞路由子介面
VRP中提出了子介面的概念,允許用戶在華為系列路由器產品的單個物理介面上配置多個介面,為用戶提供了很高的靈活性.
所謂子介面就是在一個物理介面上配置出來的多個邏輯上的虛介面,這些虛介面共用物理介面的物理層參數,又可以分別配置各自的鏈路層和
網路層參數.因這樣的多個虛介面可以對應一個物理介面，故常被稱為「子介面」。
在華為系列路由器中，支持子介面特性的物理介麵包括:
1,乙太網介面：當乙太網子介面沒有配置VLAN ID時,它只能支持IPX協議;在配置了VLAN ID之後,這可以同時支持IPX協議和IP協議.
2,鏈路層協議為幀中繼的廣域網介面;鏈路層協議為幀中繼的廣域網介面的子介面可以支持IP和IPX網路協議.
3,鏈路層協議為X.25的廣域網介面;鏈路層協議為X.25的廣域網介面的子介面可以支持IP和IPX網路協議.
tunnel介面的用法
tunnel介面的用法比較單一，些類型的介面實際上是GRE協議專用的介面.GRE(Generic Routing Encapsulation)是一種三層隧道協議，最常用
的方式為使用IP報文承載GRE報文，而GRE報文的載荷仍舊是IP報文.
備份中心邏輯通道介紹
備份中心不公提供各介面之間的互相備份,也允許將X.25幀中繼等類型的一條虛電路作為備份中心的主介面或備份介面。
為了配置方便，用戶可以對上述虛電路指定相應的邏輯通道，並在邏輯通道中配置備份中心的工作參數.
虛擬介面模板和虛擬介面介紹
虛擬介面模板（Virtual-Template）,是用於配置一個虛擬介面的模板,主要應用於VPN用MP等應用環境.
在VPN會話連接建立之後，需要創建一個虛擬介面用於和對端交換數據．此時，系統將按照用戶的配置，選擇一個虛擬介面模板,根據該
模板的配置參數動態地創建一個虛擬介面。
同樣，將多個PPP鏈路捆綁成MP之後，也需要創建一個虛擬介面與對端交換數據.此時也可選擇一個介面模板以便動態地創建一個虛擬介面.
Ⅷ 有沒有能夠做減法的邏輯電路,怎麼設計
用兩片CC40192組成兩位十進制減法計數器，輸入1Hz連續技術脈沖，進行由99-00累減計數，圖我不知道在電腦上怎麼畫，只好口述了，CC40192是16介面的，埠對應：1-D1，2-Q1，3-Q0，4-CPD，5-CPU，6-Q2,7-Q3,8-VSS,9-D3,10-D2,11-LDF非,12-CO非,13-BO非,14-CR,15-D0,16-VDD。16接+5V電源，8接地，第一片CC40192的CO非接至第二片的CPU上，清除端CR、置數端LD非、數據輸入端D0-D7分別接邏輯開關，輸出端Q0-Q3、Q4-Q7接實驗設備的兩個解碼顯示輸入相應插口A、B、C、D，CO非和BO非接邏輯電平顯示插口，清除和置數以後，CR=0,LD非=CPU=1，CPD接單次脈沖源
按照上述步驟連接電路，在CPD的上升沿減數，由於輸入的是單次脈沖，減數功能自動切換99-00，自己驗證一下，
Ⅸ 基本邏輯門電路有哪些各有什麼特點
在邏輯電路中, 邏輯事件的是與否用電路電平的高、低來表示。 若用1代表低電平、0代表高電平，則稱為正邏輯。相反為負邏輯。
集成門按內部有源器件的不同可分為兩大類：一類為雙極型晶體管集成電路，主要有晶體管TTL邏輯、射極耦合邏輯ECL和集成注入邏輯I2L等幾種類型；另一類為單極型MOS集成電路，包括NMOS、 PMOS和CMOS等幾種類型。常用的是TTL和CMOS集成電路。
集成門電路按其集成度又可分為：小規模集成電路(SSI)、中規模集成電路（MSI）、大規模集成電路（LSI）和超大規模集成電路（VLSI）。
邏輯門
邏輯門是在集成電路上的基本組件。簡單的邏輯門可由晶體管組成。這些晶體管的組合可以使代表兩種信號的高低電平在通過它們之後產生高電平或者低電平的信號。高、低電平可以分別代表邏輯上的「真」與「假」或二進制當中的1和0，從而實現邏輯運算。常見的邏輯門包括「與」閘，「或」閘，「非」閘，「異或」閘（也稱：互斥或）等等。
以上內容參考：網路-邏輯門電路