LTC2947逻辑接口电路设计
Ⅰ 数字电压表设计论文
基于PC的数字电压表设计
本文运用AT89S51和AD678进行A/D转换,根据数据采集的工作原理,设计实现数字电压表,最后完成单片机与PC的数据通信,传送所测量的电压值
数字电压表的设计和开发,已经有多种类型和款式。传统的数字电压表各有特点,它们适合在现场做手工测量,要完成远程测量并要对测量数据做进一步分析处理,传统数字电压表是无法完成的。然而基于PC通信的数字电压表,既可以完成测量数据的传递,又可借助PC,做测量数据的处理。所以这种类型的数字电压表无论在功能和实际应用上,都具有传统数字电压表无法比拟的特点,这使得它的开发和应用具有良好的前景。
新型数字电压表的整机设计
该新型数字电压表测量电压类型是直流,测量范围是-5～+5V。整机电路包括:数据采集电路的单片机最小化设计、单片机与PC接口电路、单片机时钟电路、复位电路等。下位机采用AT89S51芯片,A/D转换采用AD678芯片。通过RS232串行口与PC进行通信,传送所测量的直流电压数据。整机系统电路如图1所示。
数据采集电路的原理
在单片机数据采集电路的设计中,做到了电路设计的最小化,即没用任何附加逻辑器件做接口电路,实现了单片机对AD678转换芯片的操作。
AD678是一种高档的、多功能的12位ADC,由于其内部自带有采样保持器、高精度参考电源、内部时钟和三态缓冲数据输出等部件,所以只需要很少的外部元件就可以构成完整的数据采集系统,而且一次A/D转换仅需要5ms。
在电路应用中,AD678采用同步工作方式,12位数字量输出采用8位操作模式,即12位转换数字量采用两次读取的方式,先读取其高8位,再读取其低4位。根据时序关系,在芯片选择/CS=0时,转换端/SC由高到低变化一次,即可启动A/D转换一次。再查询转换结束端/EOC,看转换是否已经结束,若结束则使输出使能/OE变低,输出有效。12位数字量的读取则要控制高字节有效端/HBE,先读取高字节,再读取低字节。整个A/D操作大致如此,在实际开发应用中调整。
由于电路中采用AD678的双极性输入方式,输入电压范围是-5～+5V,根据公式Vx10(V)/4096*Dx,即可计算出所测电压Vx值的大小。式中Dx为被测直流电压转换后的12位数字量值。
RS232接口电路的设计
AT89S51与PC的接口电路采用芯片Max232。Max232是德州仪器公司(TI)推出的一款兼容RS232标准的芯片。该器件包含2个驱动器、2个接收器和1个电压发生器电路提供TIA/EIA-232-F电平。Max232芯片起电平转换的功能,使单片机的TTL电平与PC的RS232电平达到匹配。
串口通信的RS232接口采用9针串口DB9,串口传输数据只要有接收数据针脚和发送针脚就能实现:同一个串口的接收脚和发送脚直接用线相连,两个串口相连或一个串口和多个串口相连。在实验中,用定时器T1作波特率发生器,其计数初值X按以下公式计算:
串行通信波特率设置为1200b/s,而SMOD=1,fosc=6MHz,计算得到计数初值X=0f3H。在编程中将其装入TL1和THl中即可。
为了便于观察,当每次测量电压采集数据时,单片机有端口输出时,用发光二极管LED指示。
软件编程
软件程序主要包括:下位机数据采集程序、上位机可视化界面程序、单片机与PC串口通信程序。单片机采用C51语言编程,上位机的操作显示界面采用VC++6.0进行可视化编程。在串口通信调试过程中,借助“串口调试助手”工具,有效利用这个工具为整个系统提高效率。
单片机编程
下位机单片机的数据采集通信主程序流程如图2所示、中断子程序如图3所示、采集子程序如图4所示。单片机的编程仿真调试借助WAVE2000仿真器,本系统有集成的ISP仿真调试环境。
在采集程序中,单片机的编程操作要完全符合AD678的时序规范要求,在实际开发中,要不断加以调试。最后将下位机调试成功而生成的.bin文件固化到AT89S51的Flash单元中。
人机界面编程
打开VC++6.0,建立一个基于对话框的MFC应用程序,串口通信采用MSComm控件来实现。其他操作此处不赘述,编程实现一个良好的人机界面。数字直流电压表的操作界面如图5所示。运行VC++6.0编程实现的Windows程序,整个样机功能得以实现。
功能结果
根据上面所述工作原理及实施方案,在实践中很好地实现了整个样机的功能,各项指标达到了预先的设计要求。电路工作稳定,每次测量均伴有LED发光指示,可视化界面显示也正常。
AD678转换精度是12位,它的分辨率为1/4096。这为整机系统的高精度提供了保障。为了提高测量精度,运用了AD678自带的校准电路,这样使其A/D转换精度更高。在实际测量中,整机测量精度达到了0.8%。
Ⅱ 接口电路的工作过程怎么实现
接口电路有以下一些功能作用：
（1）设置数据的寄存、缓冲逻辑，以适应CPU与外设之间的速度差异，接口通常由一些寄存器或RAM芯片组成，如果芯片足够大还可以实现批量数据的传输；
（2）能够进行信息格式的转换，例如串行和并行的转换；
（3）能够协调CPU和外设两者在信息的类型和电平的差异，如电平转换驱动器、数／模或模／数转换器等；
（4）协调时序差异；
（5）地址译码和设备选择功能；
（6）设置中断和DMA控制逻辑，以保证在中断和DMA允许的情况下产生中断和DMA请求信号，并在接受到中断和DMA应答之后完成中断处理和DMA传输。
I/O接口是电子电路，通常是IC芯片或接口板,其内有若干专用寄存器和相应的控制逻辑电路构成.它是CPU和I/O设备之间交换信息的媒介和桥梁.CPU与外部设备、存储器的连接和数据交换都需要通过接口设备来实现，前者被称为I/O接口，而后者则被称为存储器接口。存储器通常在CPU的同步控制下工作，接口电路比较简单；而I/O设备品种繁多，其相应的接口电路也各不相同，因此，习惯上说到接口只是指I/O接口。I/O接口的硬件主要有：
（1）I/O接口芯片
这些芯片大都是集成电路，通过CPU输入不同的命令和参数，并控制相关的I/O电路和简单的外设作相应的操作，常见的接口芯片如定时／计数器、中断控制器、DMA控制器、并行接口等。
（2）I/O接口控制卡
有若干个集成电路按一定的逻辑组成为一个部件，或者直接与CPU同在主板上，或是一个插件插在系统总线插槽上。
Ⅲ 数字电路设计中，不同逻辑电平接口设计需要考虑哪些因素
首先应该考虑不同逻辑电平之间是否需要隔离，是否共地。
其次在设计时要详细参阅各个逻辑芯片的资料，以确定相连接的芯片间逻辑电平输出与输入的电压值是否可以兼容，最好不要恰好在临界值，会导致系统不稳定。
各芯片的输出端口电流驱动能力，是否可以满足需要？
Ⅳ 数字电路与逻辑设计应该怎么学求好的学习方法。。。。
数字逻辑是计算机科学与技术专业的一门基础专业必修课。学习此课的目的是掌握对数字逻辑电路的分析和设计方法。其中包括用门和触发器的逻辑分析及设计方法，中大规模集成电路的原理、使用方法和可编程逻辑器件的逻辑设计方法。它的先修课程有“电路与电子技术”及“程序设计语言”等；它的后续课程有“计算机组成原理”、“计算机系统结构”、“微机接口技术”等。
数字逻辑课程的基本内容：
数制和编码
逻辑代数基础
组合逻辑电路的分析与设计
同步时序逻辑电路分析
异步时序逻辑电路的分析与设计
可编程逻辑器件PLD
数字系统设计
Ⅳ 逻辑板的接口电路的数据线含义
目前主流的逻辑板有视显光电的接口一般是LVDS
LVDS接口液晶屏定义
20PIN单6定义：
1：电源2：电源3：地 4：地 5：R0- 6：R0+ 7：地 8：R1- 9：R1+ 10：地 11：R2- 12：R2+ 13：地 14：CLK- 15：CLK+ 16空 17空 18空 19 空 20空
每组信号线之间电阻为（数字表120欧左右）
20PIN双6定义：
1：电源2：电源3：地 4：地 5：R0- 6：R0+ 7：R1- 8：R1+ 9：R2- 10：R2+ 11：CLK- 12：CLK+ 13：RO1- 14：RO1+ 15：RO2- 16：RO2+ 17：RO3- 18：RO3+
19：CLK1- 20：CLK1+
每组信号线之间电阻为（数字表120欧左右）
20PIN单8定义：
1：电源2：电源3：地 4：地 5：R0- 6：R0+ 7：地 8：R1- 9：R1+ 10：地 11：R2- 12：R2+ 13：地 14：CLK- 15：CLK+ 16：R3- 17：R3+
每组信号线之间电阻为（数字表120欧左右）
30PIN单6定义：
1： 空2：电源3：电源 4：空 5：空 6：空 7：空 8：R0- 9：R0+ 10：地 11：R1- 12：R1+ 13：地 14：R2- 15：R2+ 16：地 17：CLK- 18：CLK+ 19：地 20：空- 21：空 22：空 23：空 24：空 25：空 26：空 27：空 28空 29空 30空
每组信号线之间电阻为（数字表120欧左右）
30PIN单8定义：
1： 空2：电源3：电源 4：空 5：空 6：空 7：空 8：R0- 9：R0+ 10：地 11：R1- 12：R1+ 13：地 14：R2- 15：R2+ 16：地 17：CLK- 18：CLK+ 19：地 20：R3- 21：R3+ 22：地 23：空 24：空 25：空 26：空 27：空 28空 29空 30空
每组信号线之间电阻为（数字表120欧左右）
30PIN双6定义：1： 电源2：电源3：地 4：地 5：R0- 6：R0+ 7：地 8：R1- 9：R1+ 10：地 11：R2- 12：R2+ 13：地 14：CLK- 15：CLK+ 16：地 17：RS0- 18：RS0+ 19：地 20：RS1- 21：RS1+ 22：地 23：RS2- 24：RS2+ 25：地 26：CLK2- 27：CLK2+
每组信号线之间电阻为（数字表120欧左右）
30PIN双8定义：
1： 电源2：电源3：电源 4：空 5：空 6：空 7：地 8：R0- 9：R0+ 10：R1- 11：R1+ 12：R2- 13：R2+ 14：地 15：CLK- 16：CLK+ 17：地 18：R3- 19：R3+ 20：RB0-21：RB0+ 22：RB1- 23：RB1+ 24：地 25：RB2- 26：RB2+ 27：CLK2- 28：CLK2+ 29：RB3- 30：RB3+
每组信号线之间电阻为（数字表120欧左右）
一般14PIN、20PIN、30PIN为LVDS接口。
LVDS接口又称RS-644总线接口，是20世纪90年代才出现 的一种数据传输和接口技术。LVDS即低电压差分信号，这种技术的核心是采用极低的电压摆幅高速差动传输数据，可以实现点对点或一点对多点的连接，具有低 功耗、低误码率、低串扰和低辐射等特点，其传输介质可以是铜质的PCB连线，也可以是平衡电缆。LVDS在对信号完整性、低抖动及共模特性要求较高的系统 中得到了越来越广泛的应用。目前，流行的LVDS技术规范有两个标准：一个是TIA/EIA（电讯工业联盟/电子工业联盟）的ANSI/TIA /EIA－644标准，另一个是IEEE 1596.3标准。lvds接口标准
lvds接口标准:
LVDS接口是LCD Panel通用的接口标准，以8-bit Panel为例，包括5组传输线，其中4组是数据线，代表Tx0+/Tx0-... Tx3+/Tx3-。还有一组是时钟信号，代表TxC+/TxC-。相应的在Panel一端有5组接收线。如果是6-bit Panel则只有3组数据线和一组时钟线。
LVDS接口又称RS-644总线接口，是20世纪90年代才出现的一种数据传输和接口技术。LVDS即低电压差分信号，这种技术的核心是采用极低 的电压摆幅高速差动传输数据，可以实现点对点或一点对多点的连接，具有低功耗、低误码率、低串扰和低辐射等特点，其传输介质可以是铜质的PCB连线，也可 以是平衡电缆。LVDS在对信号完整性、低抖动及共模特性要求较高的系统中得到了越来越广泛的应用。目前，流行的LVDS技术规范有两个标准：一个是 TIA/EIA（电讯工业联盟/电子工业联盟）的ANSI/TIA/EIA－644标准，另一个是IEEE 1596.3标准。
1995年11月，以美国国家半导体公司为主推出了ANSI/TIA/EIA－644标准。1996年3月，IEEE公布了IEEE 1596.3标准。这两个标准注重于对LVDS接口的电特性、互连与线路端接等方面的规范，对于生产工艺、传输介质和供电电压等则没有明确。LVDS可采 用CMOS、GaAs或其他技术实现，其供电电压可以从+5V到+3.3V，甚至更低；其传输介质可以是PCB连线，也可以是特制的电缆。标准推荐的最高 数据传输速率是655Mbps，而理论上，在一个无衰耗的传输线上，LVDS的最高传输速率可达1.923Gbps。
Ⅵ 跪求微型计算机技术及应用（接口）课程设计
1、设置数据段，以及端口地址分配
datasegment
pbdb?
portaequ218h
portbequ219h
portcequ21Ah
ptconequ21Bh
messdb'ENTERANYKEYCANEXITTODOS!',0dh,0ah,'$'
dataends
2、设置堆栈段和代码段
stacksegmentstack
stadw50p(?)
topequlengthsta
stackends
codesegment
assumecs:code,ds:data,es:data,ss:stack
3、主程序
start:movax,data
movds,ax
moves,ax
movah,09h；显示
movdx,offsetmess
int21h
movdx,ptcon；输入控制字
moval,80h；工作在方式0
outdx,al；A、B、C口都为输出
初始化设置
movdx,portb；控制4个黄灯灭
moval,0f0h
outdx,al
movdx,portc；控制4个绿灯灭
moval,0f0h；4个红灯亮
outdx,al
calldelay5；延时
movpb,10100101b；控制交通灯灯正常运行的控制字
lll:moval,pb
movdx,portc；控制红绿灯
outdx,al
calldelay10
oral,0f0h；红灯亮灭不变
outdx,al；绿灯全灭
movcx,0004h；黄灯闪烁次数
ttt:movah,06h
movdl,0ffh
int21h
jnzppp；判断是否有键按下
movdx,portb；绿灯亮的相应位置黄灯亮
moval,pb
outdx,al
calldelay5
oral,0f0h；绿灯灭，红灯亮灭不变
outdx,al
calldelay5
loopttt；黄灯闪烁4次
notpb；pb取反，红绿灯亮灭互换
movah,06h
movdl,0ffh
int21h
jnzppp；判断是否有键按下
jmplll；继续控制红绿灯
ppp:movax,4c00h；退出，回到DOS
int21h
4、延时程序
delay1procnear；延时子程序
pushcx
movcx,0ffffh
ccc:loopccc
popcx
ret
delay1endp
delay5procnear；延时程序
pushax
pushcx
movcx,0060h
uuu:calldelay1；调用延时子程序
loopuuu
popcx
popax
ret
delay5endp返回
Ⅶ 逻辑接口的路由器逻辑接口概述
Dialer接口即拨号接口。华为系列路由器产品上支持拨号接口有:同步串口、异步串口（含AUX口）、ISDN BRI接口和ISDN PRI、AnalogModem接
口。Dialer口下建立拨号规则,物理口引用一个（轮询DCC,最常用）或多个（共享DCC,极少使用）Dialer口的规则，配置方便，维护简单. MFR（Multilink Frame Relay）接口是多链路帧中继接口，多个物理接口可以同一个MFR接口捆绑起来,从而形成一个拥有大带宽的MFR接口.当
将帧中继物理接口捆绑进MFR接口之后,其上配置的网络层参数和帧中继链路层参数将不再起作用.在MFR接口上可以配置IP地址等网络层参数和
DLCI等帧中继参数,捆绑在MFR接口内的物理接口都将使用此MFR接口的参数. TCP/IP协议规定,127.0.0.0网段的地址属于环回地址。包含这类地址的接口属于环回接口。在华为系列路由器上，定义了接口LoopBack为环回接口，可以用来接收所有发送给本机的数据包。这类接口上的地址是不可以配置的并且也不通过路由协议对外发布的。
有些应用（比如配置SNA的Localpeer）需要在不影响物理接口配置的情况下，配置一个带有指定IP地址的本地接口,并且出于节约IP地址的需要
, 需要配置32位掩码的IP地址,并且需要将这个接口上的地址通过路由协议发布出去。Loopback接口就是为了满足这种需要而设计的.
主要用途如下：
1,做管理IP地址
2,做OSPF协议的router id
3,SNA,哑终端中用来捆绑源地址
4,BGP中作为建立TCP邻居的源地址
5,测试 华为系列路由器支持NULL接口,它永远处于up状态，但不能转发数据包，也不能配置IP地址或配置其它链路层协议.
Null接口是一种纯软件性质的逻辑接口，任何送到该接口的网络数据报文都会被丢弃。
主要用途如下：
1，用来取悦BGP
2,配置黑洞路由子接口
VRP中提出了子接口的概念,允许用户在华为系列路由器产品的单个物理接口上配置多个接口,为用户提供了很高的灵活性.
所谓子接口就是在一个物理接口上配置出来的多个逻辑上的虚接口,这些虚接口共用物理接口的物理层参数,又可以分别配置各自的链路层和
网络层参数.因这样的多个虚接口可以对应一个物理接口，故常被称为“子接口”。
在华为系列路由器中，支持子接口特性的物理接口包括:
1,以太网接口：当以太网子接口没有配置VLAN ID时,它只能支持IPX协议;在配置了VLAN ID之后,这可以同时支持IPX协议和IP协议.
2,链路层协议为帧中继的广域网接口;链路层协议为帧中继的广域网接口的子接口可以支持IP和IPX网络协议.
3,链路层协议为X.25的广域网接口;链路层协议为X.25的广域网接口的子接口可以支持IP和IPX网络协议.
tunnel接口的用法
tunnel接口的用法比较单一，些类型的接口实际上是GRE协议专用的接口.GRE(Generic Routing Encapsulation)是一种三层隧道协议，最常用
的方式为使用IP报文承载GRE报文，而GRE报文的载荷仍旧是IP报文.
备份中心逻辑通道介绍
备份中心不公提供各接口之间的互相备份,也允许将X.25帧中继等类型的一条虚电路作为备份中心的主接口或备份接口。
为了配置方便，用户可以对上述虚电路指定相应的逻辑通道，并在逻辑通道中配置备份中心的工作参数.
虚拟接口模板和虚拟接口介绍
虚拟接口模板（Virtual-Template）,是用于配置一个虚拟接口的模板,主要应用于VPN用MP等应用环境.
在VPN会话连接建立之后，需要创建一个虚拟接口用于和对端交换数据．此时，系统将按照用户的配置，选择一个虚拟接口模板,根据该
模板的配置参数动态地创建一个虚拟接口。
同样，将多个PPP链路捆绑成MP之后，也需要创建一个虚拟接口与对端交换数据.此时也可选择一个接口模板以便动态地创建一个虚拟接口.
Ⅷ 有没有能够做减法的逻辑电路,怎么设计
用两片CC40192组成两位十进制减法计数器，输入1Hz连续技术脉冲，进行由99-00累减计数，图我不知道在电脑上怎么画，只好口述了，CC40192是16接口的，端口对应：1-D1，2-Q1，3-Q0，4-CPD，5-CPU，6-Q2,7-Q3,8-VSS,9-D3,10-D2,11-LDF非,12-CO非,13-BO非,14-CR,15-D0,16-VDD。16接+5V电源，8接地，第一片CC40192的CO非接至第二片的CPU上，清除端CR、置数端LD非、数据输入端D0-D7分别接逻辑开关，输出端Q0-Q3、Q4-Q7接实验设备的两个译码显示输入相应插口A、B、C、D，CO非和BO非接逻辑电平显示插口，清除和置数以后，CR=0,LD非=CPU=1，CPD接单次脉冲源
按照上述步骤连接电路，在CPD的上升沿减数，由于输入的是单次脉冲，减数功能自动切换99-00，自己验证一下，
Ⅸ 基本逻辑门电路有哪些各有什么特点
在逻辑电路中, 逻辑事件的是与否用电路电平的高、低来表示。 若用1代表低电平、0代表高电平，则称为正逻辑。相反为负逻辑。
集成门按内部有源器件的不同可分为两大类：一类为双极型晶体管集成电路，主要有晶体管TTL逻辑、射极耦合逻辑ECL和集成注入逻辑I2L等几种类型；另一类为单极型MOS集成电路，包括NMOS、 PMOS和CMOS等几种类型。常用的是TTL和CMOS集成电路。
集成门电路按其集成度又可分为：小规模集成电路(SSI)、中规模集成电路（MSI）、大规模集成电路（LSI）和超大规模集成电路（VLSI）。
逻辑门
逻辑门是在集成电路上的基本组件。简单的逻辑门可由晶体管组成。这些晶体管的组合可以使代表两种信号的高低电平在通过它们之后产生高电平或者低电平的信号。高、低电平可以分别代表逻辑上的“真”与“假”或二进制当中的1和0，从而实现逻辑运算。常见的逻辑门包括“与”闸，“或”闸，“非”闸，“异或”闸（也称：互斥或）等等。
以上内容参考：网络-逻辑门电路